Composants FPGA et SoC du futur

Les événements de la communauté
24 janvier 2019
de 09H00 à 18H00
S'inscrire
  • ISAE Supaero, Toulouse, France
  • FR
  • Pas de visioconférence
  • Public

La COMET Informatique et Réseaux Embarqués (ex-CCT IRE) , vous convie à son prochain évènement ayant pour sujet « les composants FPGA et SoC du futur » qui se déroulera le 24 Janvier 2019 sur le site de l’ISAE Supaero à Toulouse.

Image d'un Zynq et d'un NG-Medium
(a gauche, Ninano: © CNES/Gwenewan Le Bras; à droite, NanoXplore Medium © CNES/Mathieu Albinet)

Dans le domaine des calculateurs, les FPGAs tiennent une place très importante. Avec l’arrivée des System-on-Chip et de nouvelles filières FPGA dans les industries aéronautiques, spatiales et automobiles, la COMET IRE souhaite organiser cet évènement pour inviter les différents acteurs du domaine à partager et à échanger sur leurs travaux.

Vous pourrez assister à des présentations traitant des questions suivantes :

                Utilisation des FPGAs dans les dernières missions scientifiques en France et dans le monde

                Nouvelles applications des FPGAs et SoCs dans l’industrie spatiale

                Validation de code et de bitstream pour SoC embarqués dans les systèmes aéronautiques

                Validation formelle de code VHDL et génération de VHDL à partir de descriptions haut niveau

                Et aussi la présentation, par leur fabricants, de composants FPGA et SoC prochainement disponibles

 

Accueil à partir de 09:00

Introduction et nouveaux composants

9h00-09h20 (20mn)

CNES : Café d’accueil et Introduction

9h20-10h00 (40mn)

NanoXplore : Composant NG-Large, logiciel NanoXmap et NG-Ultra (J. LE MAUFF)

10h00-10h40 (40mn)

Xilinx: Cartes Alveo pour traitements sol à base de SoC Ultrascale+ et roadmap (M. ROCCA)

Pause

Equipements embarqués à base de SoC et FPGA

11h00-11h40 (40mn)

Airbus DS : Solutions modulaires VPX et bus haut débit sur composant Zynq/Kintex/Ultrascale+/DAHLIA(M. DOLLON)

11h40-12h20 (40mn)

Airbus DS : Plateforme de traitement bord de haute performance à base de FPGA/MPSoC et applications (SDR, Navigation automatique, Image) (L. BARTHE)

Déjeuner

Programmation et validation des logiciels pour SoC et FPGA

13h20-14h00 (40mn)

Thales AS : Evaluation et utilisation de NanoXmap (G. GRIMONET)

14h00-14h40 (40mn)

ONERA : Vérification formelle sémantique de code VHDL et génération de code à partir de langages haut niveau,  LUSTRE ou SIMULINK (A. DIEUMEGARD)

14h40-15h20 (40mn)

ASSystem : Vérification de code pour composant SoC en applications aéronautiques (JF. BACARDATZ)

Pause

Applications et missions scientifiques

15h40-16h20 (40mn)

IRAP : Utilisation du NG-Medium dans le cadre de la mission SVOM (D. RAMBAUD)

16h20-17h00 (40mn)

IRAP : Utilisation du FPGA Xilinx KU060 dans le cadre des traitements bord de la mission ATHENA X-IFU (L. RAVERA)

Fin du workshop

 

Pour vous inscrire et participer à l’évènement, cliquez sur le lien ci-dessous.

L'inscription est gratuite mais obligatoire pour participer à l'évènement car le nombre de place limité.

http://nz3fbutt.evenium.net

S'inscrire
Ajouter à votre agenda 24-01-2019 09:00 24-01-2019 18:00 <p>La COMET Informatique et Réseaux Embarqués (ex-CCT IRE) , vous convie à son prochain évènement ayant pour sujet «&nbsp;les composants FPGA et SoC du futur&nbsp;» qui se déroulera le 24 Janvier 2019 sur le site de l’ISAE Supaero à Toulouse.</p> <img alt="Image d'un Zynq et d'un NG-Medium" data-align="center" data-entity-type="file" data-entity-uuid="b8d9afbe-b6c4-4e46-903c-9d1f89fd23f4" src="/sites/default/files/inline-images/bandeauFPGASoC_0.png" /> <h6>(a gauche, Ninano: © CNES/Gwenewan Le Bras; à droite, NanoXplore Medium © CNES/Mathieu Albinet)</h6> <p>Dans le domaine des calculateurs, les FPGAs tiennent une place très importante. Avec l’arrivée des System-on-Chip et de nouvelles filières FPGA dans les industries aéronautiques, spatiales et automobiles, la COMET IRE souhaite&nbsp;organiser cet évènement pour inviter les différents&nbsp;acteurs du domaine&nbsp;à partager et à échanger sur leurs&nbsp;travaux.</p> <p>Vous pourrez assister à des présentations traitant des questions suivantes&nbsp;:</p> <p>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; Utilisation des FPGAs dans les dernières missions scientifiques en France et dans le monde</p> <p>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; Nouvelles applications des FPGAs et SoCs dans l’industrie spatiale</p> <p>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; Validation de code et de bitstream pour SoC embarqués dans les systèmes aéronautiques</p> <p>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; Validation formelle de code VHDL et génération de VHDL à partir de descriptions haut niveau</p> <p>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; Et aussi la présentation, par leur fabricants, de composants FPGA et SoC prochainement disponibles</p> <p>&nbsp;</p> <table> <tbody> <tr> <td> <p><strong>Accueil à partir de 09:00</strong></p> </td> </tr> <tr> <td> <p><strong>Introduction et nouveaux composants</strong></p> </td> </tr> <tr> <td> <p><strong>9h00-09h20 (20mn)</strong></p> </td> <td> <p><strong>CNES</strong> : Café d’accueil et Introduction</p> </td> </tr> <tr> <td> <p><strong>9h20-10h00 (40mn)</strong></p> </td> <td> <p><strong>NanoXplore</strong>&nbsp;: Composant NG-Large, logiciel NanoXmap et NG-Ultra (J. LE MAUFF)</p> </td> </tr> <tr> <td> <p><strong>10h00-10h40 (40mn)</strong></p> </td> <td> <p><strong>Xilinx</strong>: Cartes Alveo pour traitements sol à base de SoC Ultrascale+ et roadmap (M. ROCCA)</p> </td> </tr> <tr> <td> <p><strong>Pause</strong></p> </td> </tr> <tr> <td> <p><strong>Equipements embarqués à base de SoC et FPGA</strong></p> </td> </tr> <tr> <td> <p><strong>11h00-11h40 (40mn)</strong></p> </td> <td> <p><strong>Airbus DS</strong>&nbsp;: Solutions modulaires VPX et bus haut débit sur composant Zynq/Kintex/Ultrascale+/DAHLIA(M. DOLLON)</p> </td> </tr> <tr> <td> <p><strong>11h40-12h20 (40mn)</strong></p> </td> <td> <p><strong>Airbus DS</strong>&nbsp;: Plateforme de traitement bord de haute performance à base de FPGA/MPSoC et applications (SDR, Navigation automatique, Image) (L. BARTHE)</p> </td> </tr> <tr> <td> <p><strong>Déjeuner</strong></p> </td> </tr> <tr> <td> <p><strong>Programmation et validation des logiciels pour SoC et FPGA</strong></p> </td> </tr> <tr> <td> <p><strong>13h20-14h00 (40mn)</strong></p> </td> <td> <p><strong>Thales AS</strong>&nbsp;: Evaluation et utilisation de NanoXmap (G. GRIMONET)</p> </td> </tr> <tr> <td> <p><strong>14h00-14h40 (40mn)</strong></p> </td> <td> <p><strong>ONERA</strong>&nbsp;: Vérification formelle sémantique de code VHDL et génération de code à partir de langages haut niveau,&nbsp; LUSTRE ou SIMULINK (A. DIEUMEGARD)</p> </td> </tr> <tr> <td> <p><strong>14h40-15h20 (40mn)</strong></p> </td> <td> <p><strong>ASSystem</strong>&nbsp;: Vérification de code pour composant SoC en applications aéronautiques (JF. BACARDATZ)</p> </td> </tr> <tr> <td> <p><strong>Pause</strong></p> </td> </tr> <tr> <td> <p><strong>Applications et missions scientifiques</strong></p> </td> </tr> <tr> <td> <p><strong>15h40-16h20 (40mn)</strong></p> </td> <td> <p><strong>IRAP </strong>: Utilisation du NG-Medium dans le cadre de la mission SVOM (D. RAMBAUD)</p> </td> </tr> <tr> <td> <p><strong>16h20-17h00 (40mn)</strong></p> </td> <td> <p><strong>IRAP </strong>: Utilisation du FPGA Xilinx KU060 dans le cadre des traitements bord de la mission ATHENA X-IFU (L. RAVERA)</p> </td> </tr> <tr> <td> <p><strong>Fin du workshop</strong></p> </td> </tr> </tbody> </table> <p>&nbsp;</p> <p>Pour vous inscrire et participer à l’évènement, cliquez sur le lien ci-dessous.</p> <p>L'inscription est gratuite mais obligatoire pour participer à l'évènement car&nbsp;le nombre de place limité.</p> <p><a href="http://nz3fbutt.evenium.net/">http://nz3fbutt.evenium.net</a></p> ISAE Supaero, Toulouse, France

Pour participer à cet événement, l’inscription est obligatoire.

Partager :

Partage possible par tous (via Facebook, LinkedIn, Twitter, email)

Ces événements pourraient aussi vous intéresser